近日2019賽靈思開發(fā)者大會(huì)（XDF）在北京國家會(huì)議中心隆重召開，來自全球領(lǐng)先的FPGA企業(yè)、系統(tǒng)開發(fā)專家、合作伙伴匯聚一堂，集中展示分享了各自在數(shù)據(jù)中心、人工智能分析、5G、網(wǎng)絡(luò)加速等領(lǐng)域的創(chuàng)新性成果以及對(duì)前沿技術(shù)的領(lǐng)袖意見，展現(xiàn)出FPGA生態(tài)發(fā)展的澎湃生機(jī)。

在本屆大會(huì)上，恒揚(yáng)數(shù)據(jù)全新發(fā)布基于FPGA的數(shù)據(jù)中心負(fù)載均衡加速解決方案。對(duì)數(shù)據(jù)中心而言，隨著流量的迅速增加，基于傳統(tǒng)X86服務(wù)器的負(fù)載均衡解決方案，越來越難于滿足其對(duì)包轉(zhuǎn)發(fā)性能、包轉(zhuǎn)發(fā)延遲、流表查詢性能和延遲的需求，負(fù)載均衡性能低下已經(jīng)成為制約DC出入口性能的重要瓶頸。

恒揚(yáng)數(shù)據(jù)數(shù)據(jù)中心負(fù)載均衡加速解決方案通過對(duì)基于FPGA的底層硬件加速，有效解決了LB的包轉(zhuǎn)發(fā)性能和包轉(zhuǎn)發(fā)延遲，以及流表的查表性能和延遲等問題，成功部署方案后可數(shù)倍提升LB處理性能并有效提升數(shù)據(jù)中心服務(wù)的客戶體驗(yàn)。該方案搭配硬件加速卡，可協(xié)助服務(wù)器快速創(chuàng)建連接，超大表項(xiàng)容量和超高查表轉(zhuǎn)發(fā)性能表現(xiàn)出色，是數(shù)據(jù)中心網(wǎng)關(guān)加速服務(wù)的不二之選。

在會(huì)議首日，針對(duì)LoadBalancer加速解決方案，恒揚(yáng)數(shù)據(jù)智能計(jì)算部PDT總監(jiān)張軍就這一主題與參會(huì)者進(jìn)行了技術(shù)分享。張軍表示：當(dāng)前數(shù)據(jù)中心主流的LoadBalancer都采用多臺(tái)服務(wù)器來實(shí)現(xiàn)，在大流量下性能和延遲都受到較大的影響，對(duì)于網(wǎng)絡(luò)業(yè)務(wù)的處理和卸載，正是FPGA所擅長(zhǎng)的一方面。LoadBalancer加速解決方案以硬件加速卡作為載體，通過FPGA對(duì)LoadBalancer的快速路徑的查表轉(zhuǎn)發(fā)進(jìn)行加速，可以讓單臺(tái)服務(wù)器的流量處理性能提升4到5倍，數(shù)據(jù)包的轉(zhuǎn)發(fā)延遲降低1到2個(gè)數(shù)量級(jí)，從而提升整體LB pool的性能，或者在同等LB性能情況下降低Server使用數(shù)量，節(jié)省部署成本，真正釋放出更多創(chuàng)新活力。